# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

19 日本国特許庁 (JP)

①特許出願公開

®公開特許公報(A)

昭59-226

識別記号

庁内整理番号 6832-5 J ❸公開 昭和59年(1984)1月5日

発明の数 2 審査請求 未請求

(全 18 頁)

録論理回路の構成方法

②特

願 昭58-80255

❷出

類 昭58(1983)5月10日

優先権主張

図1982年5月10日図米国(US)

**Ф376895** 

❷1982年12月8日❸米国(US)

**3)447817** 

**⑫発 明 者 スターリング・ホワイテイカー** 

アメリカ合衆国アイダホ83302 カパツク・レツドフイツシユ51 43

⑪出 願 人

アメリカン・マイクロシステム ズ・インコーポレイテッド アメリカ合衆国カリフオルニア 95051サンタ・クララ・ホーム ステッド・ロード3800

砂代 理 人 弁理士 小橋一男

外1名

明 轄 曹

1. 発明の名称

論理回路の構成方法

#### 2. 特許請求の範囲

1. 与えられた論理関数を表わす論理回路で あって鉄論理回路がその基本要素としてパストラ ングスタを使用しており前記パストランジスタが 入力リードと出力リードと制御関数によって制御 される制御リードとを有する論理回路を形成する 方法に於いて、所望の論理関数の第1真理値表で あって入力変数の各状態に対して1個又は複数個 の第1出力変数の状態を扱わす真理領表を確立し、 パストランジスタの出カリードへ通過された場合 に1個又はそれ以上の所望の出力変数を発生する 入力変数を各入力状態に対して前記第1真理値接 に記入し、尚前記入力変数はその入力状態に対す るパス関散を有しており、各々が前記第1真理値 表よりも変数の数が減少されており各々が複数個 の第2出力変数の1個又はそれ以上を表わす複数 國の第2 真理値表を確立し、前記各第2 真理値表

ことを特徴とする方法。

3. 上記第2項に於いて、更に複数個のパス"トランジスタ回路を描き、且つ前記複数個のパストランジスタ回路を結合して単一のパストランジスタ回路とする各工程を有することを特徴とする方法。

本発明は、論理回路に関するものであって、更に詳細には、パストランジスタとして知られる論理要素に関するものであり、論理開散を実行する 為に必要とされる能動デパイスの数を実質的に減少させる為にパストランジスタを使用して構成した論理回路及びその構成方法に関するものである。

 生する入力変数を記入し、尚前記入力変数はその状態に対するパス関数を有する様に入力変数は然少なくとも1個のパス変数を有する様に入力変数の各状態に対して各パス関数内の個一のパス変数と見付け出し、前記パストランジスタの前記ゲートを制御する為に前記入力変数とは独立的な制御関数を見付け出すことを特徴とする方法。

6. 上記第5項に於いて、更にパストランジスタ回路を描く工程を有する事を特徴とする方法。 3. 発明の詳細な説明

用した回路となることはない。

第 1 a 図は、バストランジスタ及びその論理関 数を示している。パストランジスタ10へのゲー ト乃至は制御電極13が励起されると("励起" とは入力リード11と出力リード12との間に導 通路を形成する為の電圧に駆動することを意味す る)、トランジスタ10は入力リード11に於け る論理状態を出力リード12ヘパス、即ち通過さ せる。MOSトランジスタは双方向性であるので、 MOSトランジスタの入力リード及び出力リード は任意に選択することが可能である。便宜上、以 下の記載に於いては、入力リードを論理状態源、 即ちソースによって駆動される場子として定義す る。パストランジスタ10の出力リード10は、 通常、通過した論理状態を別の直列接続されてい る論理構成体の入力リードへ印加する。制即層極 が励起される全てのパストランジスタが周ーの論 理状態を過過するものである限り、多数のパスト ランジスタの出力リードを共通接続させて収る論 理構成体の同一の入力験を駆動することが可能で

ある。双方向性の伝達ゲートどしてパストランジスタを使用することは、Douglas G. Fairbairnの"VLSI:システム設計者にとっての新天地(VLSI:A New Frontier for Systems Designers)"、1982年1月発行:コンピューダ・ジャーナル・オブ・ザ・IEEE.という文献に記載されている。

論理要素としてパストランジスタを使用する場合には、MOS集積論理回路の様な従来の論理回路を使用したNAND、NOR、インパータ構造

の信号をN園の付加的なパストランジスタを介して適過させた場合に於いても電圧レベルに於いて 著しい付加的な劣化が発生することはない。

以下、気付の図面を参考に、本発明の具体的実 筋の反様について詳麗に説明する。組合せデジタ ル論理回路のクラシカルな設計方法を以下の例に よって説明する。まず、所望の論理関数に対して 真理頗表を形成する。第2a 図は、排他的NOR 又はそれと等価なゲートに対する真理値表を示し ている。入力Aの値が入力Bの値と等しい場合に は、出力は論理1状態となる。入力Aの値が入力 Bの値と等しくない場合には、出力は論理O状態 となる。次いで、この真理値表に関する情報を力 ルノウマップに記入する。出力複数は簡略化され、 ループ技術を使用してカルノウマップから禁取ら れる。排他的NORの真理値表をカルノウマップ に表わしたものを第26 図に示してあり、且つそ れをアール関数で表わしたものを第2c 図に示し てある。次いで、この関数を論理AND関数ゲー ト及び論型OR関数ゲートを使用して函路を構成

と比較して機つかの利点を享受することが可能である。第1にパストランジスタは定常状態2に対象を来たすことがない。第2にがなりない。第2にかなりない。第2にかない。第2に対しての関系があるというのはないのはない。第3に、対象をを使用しよりからないのはなりに対したものはない。 形成した観点は、回路をいるに対したはない。 を被した観点があるが、があります。 があるといるできます。 があるといるに対した。 があるといるできます。 があるといるに対した。 があるといるに対した。 があるといるといるに対しての信号のには をはまれるがある。

する。従来の論理構成体を使用してこの関数に対応する回路を構成する場合には、2個のAND関数と1個のOR関数とを必要とする。MOSで構成しようとする場合には、電力を散逸する2個のノードと2個のゲート遅れとが存在し、且つ7個のトランジスタを必要とする。

2つの状態のバス関散も同様に得ることが可能で あり、第38 図の真理値表に示してある。次いで、 これらのパス関数を第35 図だ示した如くカルノ ウマップの適宜の状態内に記入する。ここで注意 すべきことであるが、通常のカルノウマップに於 ける出力信号の代りにバス構成要素が置き替って いることである。カルノウマップ上に於いてパス される同一の変数が隣接した状態にあるものを見 付け出し、次いで、第30 図に示した如く、これ らのものを同一のループで取朗み制物関数を簡略 化する。この様なループを形成する場合に、以下 の如き基準に基づいて通常のカルノウマップに於 ける簡略化手法を使用することが可能である。第 1に、パストランジスタの制御入力が低状態であ る場合にはパストランジスタからの出力借用は不 定であるので、カルノウマップの各"care"状態 にある変数はパスされねばならない。尚、"care" 状態とは1個の入力状態であってそれに対して出 カ状態が確定されねばならないものであり、屢々 単に"状態"として呼称される。第2に、パスさ れた安設は与えられた状態に於いて周一の論理レベルにあるということをパス関数は確保するものであるから、各状態に於いて2間以上の変数をパスさせることが可能である。第3にループ内にdon't care状態が1度包含されると、その状態に対してのパス関数は確立される。

度、占有面積の点に於いて著しく向上されている。 一方の回路構成が他方のものよりも占有面積の 点で有利であるということは論理回路図や模式図 等から常に明白に理解されるものとは限らない。 更に、使用するトランジスタの数が少ないとして も、トランジスタの数は電気的な相互接続に必要 な面積に関する条件を表わすものではないから、 回路をレイアウトした場合にトランジスタの数が 少ないということは必ずしも使用するシリコン面 顔が小さいということを補償するものではない。 2個の回路に於いてどちらが占有面積の点に関し て有利であるかということの比較を行なう場合に は、トランジスタの散と規則性の両方を考慮せね ばならない。この回路の規則性という概念は、例 えば、Carver Mead 及びしynn Conway # 業による"VLSIシステムの初歩(Introduct to VLSI Systems) ". 3.1章, 19 80年、アディソン ウェズリィ出版社、の文献に 記載されている。

試御変数の組とパスされた変数の組との交点が

零の相である場合に、パストランジスタアレイの トポロジィに対して最大の規則性が確立される。 このことは、バスされる即ち通過される変数が或 る一方向に流れると共に制御変数がそれと直角方 向に流れることを許容する。尚、"豺伽"変数と は、パストランジスタの制御娟子を駆動する入力 変数である。又、"パス"変数とは、パストラン ジスタの入力端子を駆動する入力変数であって、 パストランジスタがオンされた場合にその出力端 子にパスされる変数である。制御関数をループで 照む場合に制御変数のみの関数である様にループ で囲むことが可能である場合には、制御関数に於 ける規則性を最大のものとすることが可能である。 一方、パス関数を制御変数とは独立のものとする ことによってパス関数に於ける規則性を最大とす ることが可能である。この様な独立性は以下の如 き慣等条件を使用することによって確立すること が可能である。即ち、入力信号が変数とであり且 つ 制 捌 信 号 も X で あ る パ スト ラ ン ジ ス タ は 常 に 1 をパスする。このことは、第4a 因に示した如く、

持閉昭59-226(5)

入力信号が高であり制御信号が又であるパストラ ンジスタと等値である。同様に、入力信号が入で あり且つ制御信号Xであるパストランジスタは常 にりをパスする。このことは、入力信号が低であ り制御信号がXであるパストランジスタと等価で ある。第48 図及び第4b 図はこれらの状態を示 している。

繰返し型の組合せアレイは、1個の回路構成に 於ける面積を別の回路構成に於ける面積と容易に 比較することが可能な種類の相合せ論理回路であ る。この場合には、アレイの1要素のレイアウト を描くことによって面積を比較することが可能で ある.

観返し型の組合わせアレイを例示するのに有用 な回路はデジタルマグニチュード(デジタル値)

って行なわれる。完全な比較を行なう為には3個 の情報、即ちA>B。A~B。A<Bを得なけれ ばならないが、その内の1個は他:の2個から導き 出すことが可能である。A>B及びA<Bの場合 を選択することが回路を構成する上で好ましいも のであることを示すことが可能である。第5図は、 A; >B; であって且つCi+ - O又はCi+ -1である場合にはC; が高であってA  $\theta$  B であり、 又D<sub>i+</sub> - 1 又はA<sub>i</sub> < B<sub>i</sub> であり且つĎ<sub>i+</sub> -0 の場合にはD: が高であってA口Bであること を表わす比較構成を示している。

マグニチュードコンパレータを設計する場合の 第1ステップは、第6回に示した様な真理値表を 確立することである。次いで、可能なパスされる 変数を真理値表に付け加え、各状態に対するパス

コンパレータである。 2 個のデジタルワードA= А<sub>п-1</sub> , А<sub>п-2</sub> , ... , А<sub>1</sub> , ... , А о 及 び В =

関数を定載づけ、これらのパスされる要 したカルノウマップに記入する。真理値 В л-1 , В л-2 , ... , В д , ... , В д のマグニチ なった状態に関連して関一のパス変数が

ュードの比較は、1番目のピットを比較すると共 にそれ以上の全ての桁のピットの比較の結果によ

ことが分るような単純なケースの場合には修正し たカルノウマップを省略することが可能である。

このようにして、パスされる変数のグループをル ープで健める準備が成される(即ち、同一の変数) · を見付け出し丸で取り囲む)。 C i+i 及び D i+i はC: 及びD: を夫々直接的に影響を与えるもの であるから、これらをパスされる変数として選択 するのが良い。第7回に示した如く、カルノウマ ップにループ即ち丸印を付すことによって、制御 関数は変数A; 及びB; のみの関数であり、且つ パス開数 C<sub>i+1</sub> 及び D<sub>i+1</sub> は変数 A<sub>i</sub> 及び B<sub>i</sub> と は独立的であることが分る。この様なパストラン ジスタアレイの回路構成を第8a 図に示してあり、 又NチャンネルMOS技術を使用した場合の単稿、 回路レイアウト構成を第8b 図に示してある。第 8 b 図に於いて、MOSトランジスタは2つの資 交する稳の交点で示してあり、導電性クロスアン ダーは娘りつぶした四角印で示してある。ゲート 電極はA; · A; · B; · B; を付した垂直線に 対応し、水平線Ci+1 及びDi+1 は拡散導電線及 びソース領域、ドレイン領域を有している。

基本要素としてパストランジスタを使用する論

理回路を構成する組合の基本的な設計方法は以下 の如くである。

(1) 所望の関数の真理植表を確立する。

(2) 真理領表にパス関数を記入する(このパス 関数は入力変数又は所望の出力信号を発生する為 にパストランジスタの出力リードへパスされる入 力変数の否定である)。

(3) パス関数を修正したカルノウマップに記入 する。その場合に、線正したカルノウマップの各 状態は所望の出力変数を発生する特定の入力変数 (パス別数と呼ばれる)を有している。

(4) 各パス関数内における同一のパス変数をル ープで狙む(即ち、洞ーのものを見付け出しグル ープ化する)。この場合に、各care状態(care状 態は出力変数を定義付けねばならない場合の1組 の入力変数である) がループの中に少なくとも 1 間のパス変数を有し、且つ制御関数(即ち、制御 限数はパストランツスタのゲートを制御する関数 である)がパス変数とは独立的である様にする。

(5) 第4 a 図及び第4 b 図に示した回路の内等性を使用してバス関数を制御変数から独立的なものとさせる。

(6) パストランジスタ回路を描く。

#### \* \* \*

第3 a 図乃至第3 d 図は上述した手法の一例を示している。前述した如く、或る場合には上述したステップ3 を省略することが可能である。

明9a 図乃至第9c 図は、ANDゲートを表わすパストランジスタ論理回路を構成する場合の方法を示している。第9c 図に示した可というとののようにはのパストランジスタ論理回路は2個のパストランジャののようには3個乃至5個の回路の回路である。尚第9c 図の四路の回路を性に扱ってがる。尚第4b 図の四路でにに扱っている。

第10a 図乃至第10c 図はパストランジスタを使用してNANDゲートを構成する場合の真理

トを構成する複合の真理組表。カルノウプロット。 論理回路を夫々示している。一方、第14a 図乃 至第14c 図はパストランジスタを使用して排他 的NORゲートを構成する場合の真理組表。カル ノウプロット、論理回路を夫々示している。

第9 c 図、第10c 図、第11c 図、第12c 図、第13c 図、第14c 図の夫々に示した如く、第14c 図の夫々に示した如に、 第14c 図の夫々に示した如にない。各論理回路は2個のパストランジスタはA又はA又は Bの向れかによって制御される。各論理回路は2個の入力変数A及びBの4個の異なの出力が表を取りない。第11c 図、第12c 図の実体を数には 第11c 図、第12c 図の等性を数には 現4 a 図及び第4b 図の何れもが制御はに で 職4 a 図及び第4b 図の何れも が制御は 植物 で 構成となっている。

第15a 図乃至第15d 図は、本発明の手法及び原則を使用することによって全加算器を構成す

競表・カルノウブロット・論理回路を失々示している。ここに於いても、本発明に基づいてパストランジスタを使用し論理回路を構成する場合には極めて構成が簡単化されると言うことが明白に示されている。第10c 図の論理回路に於いては、第4a 図の回路の同等性に基づいてパス関数人は電圧Veo (供給電圧)で関換されている。

第11 a 図乃至第11 c 図は、パストランジスタを使用してORゲートを構成する場合の真理館表、カルノウブロット、論理回路を夫々示している。第11 c 図の論理回路に於いては、第4 a 図の回路の同等性に基づいてパス開設Aが供給電圧Voで融換されている。

第12a 図乃至第12c 図はパストランジスタを使用してNORゲートを構成する場合の真理値表。カルノウブロット、論理回路を夫々示している。第12c 図の論理回路に於いては、第4b 図の回路の同等性に基づいてパス期数乃至第13c Vssで顕換されている。第13a 図乃至第13c 図はパストランジスタを使用して排他的ORゲー

る方法を示している。全知算器に関連するキャリー(第156回)は8回のパストランジスタを使用することが可能である。一方のことによって構成するとなったな論理な構成となり、例えばDonald Eadie 著による"基本的なコンピュータの初歩(Introduction to the Basic Computer)"。アレンディスののおり、1968年、の文献の123質第7-3回に示されている。本発明の加算回路成立れて回路のパストランジスタを使用して形成な加算の89、第160回路で表現の加減な方の質理値表。カルノウブロット、パスタ網成を大つことを表現している。

第 7 6 d 図はパストランジスタを使用し第 1 6 c 図に示した回路を構成した場合のレイアウトを示している。 第 1 6 d 図から制御関数及びパス関数が規則性及び直交性を有していることが容易に理解される。この構造はNチャンネルMOSトランジスタを使用して構成されており、この構造に

おける異なった層は区中に示した注釈によって示されている。即ち、"poly"として示されているポリシリコンの層はNチャンネルMOSトランジスタのゲート電板を有しており、且つ拡散とフンスタのソース領域とドレイン領域との間の導電性相互接続体を有している。

代って、第16d 図は全加算器15 d のキャリのおりのはないが解解のできるが解解のできるが解解を対したのでは、第16d 図はないが解解のできるが、第16d 図に示したのでは、ができるのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、第16f 図に示したのに、第16f 図に示いているのに、第16f 図に示いているのに、第16f 図に示いているのに、第16f 図に示いて、まりに、第16f 図に示いて、まりに、第16f 図に、ボールには、第16f 図に、ボールには、第16f 図に、ボールには、第16f 図に、ボールには、第16f 図に、ボールには、第16f 図に、ボールには、第16f 図に、ボールには、第16f 図に、ボールには、第16f 図に、ボールには、第1をf 図に、ボールには、第1をf 図に、ボールには、第1をf 図に、ボールには、第1をf 図に、ボールには、第1をf 図に、ボールには、第1をf 図に、ボールには、第1をf 図には、第1をf 図にはいる。

第17a 図及び第17b 図はプライオリティエンコーダ用の真理値表及び経正したカルノウマップを示している。第17b 図に示した修正したカルノウマップは2つの部分からなっている。その1つの部分は、出力Bを得る為に使用することの可能な特定のパス関散を例示している。しかしながら、カルノウマップが示すところによれば、入力変数ABが値00又は01を有し且つ入力変数

CがOと等しい場合には、パス関数はBであって出力関数Bを発生させている。Cの値が1でありABの値がOO又はO1の何れかである場合には、Dの値を発生させるのに必要なパス関数は、ループで囲んだ如くCか又はAである。ABが11又は10である場合には、Cの何れの値に対しても、Dの値を発生させる為のパス関数はAである。

出力変数 E に対する 同様 な解析 を第 1 7 b 図の終正したカルノウマップの 2 番目の部分について示してある。 図示した特定の論理は第 1 7 c 図に示した様な回路に構成され、第 1 7 d 図に示した様なレイアウトとなる。前述した如く、第 1 7 d 図のレイアウトに於ける名構成部分は第 1 6 d 図に示した記号と問一の記号で示されている。

次いで、第17e 図及び第17f 図に示した如く、これらのパス変数を変換して第17d 図に示した構造を簡略化し第17g 図に示した回路を形成する。第17g 図に示した回路は第17c 図に示した回路が10個のトランジスタを有するのと比べ16個のトランジスタを有しているが、トポ

ロジーの観点から見たレイアウトは著しく簡略化されている。即ち、第17g 図に示した16個のトランジスタの配置は、電源線 V n 。 V ss 及び借号入カラインA.A.B.B.C.Cを一般合理的に配置させることを可能としている。第17ト図は、第17g 図に示したパストランジスタの実際のレイアウトを模式的に示している。

題んだパス関数によって発生される。 真理 値 表を 実現する為の構成を第18m 因に示してある。変 成D及び $T_{i-1}$  の全ての値及び $Q_1 = 0$ に対して は、出力関数 Di は Q 例 関 信号へ T 入力 信号 をパ スさせることによって発生される。 Q = 1 及び D と $T_{i-1}$  の全ての値に対する出力変数 $D_i$  は、Qゲート制御信号で入力信号下をパスすることによ って発生される。この構造は第18m 図の回路の 上部2つのラインに構成して示してある。 Ti 出 力変数は4個の関数の通路によって発生され、 Ti 出力信号の全ての可能な相合せを発生する為には 制御関数及びパス関数の4個の異なった可能な組 が必要であることを反映させている。 D と T<sub>i-t</sub> の値が11又は10でありQ; が0である場合に は、T<sub>i-1</sub> 入力信号は、夫々Q<sub>i</sub> 制御信号及びD 制節信号によって制御されるトランジスタ184 及び185によって通過され、又DとTi-1 が0 0又は01であり且つQ; が1である場合には、 夫々Qi入力信号及びD入力信号によって制御さ れるトランシスタ182及び183によって通過

される。Qが O 又は V ss である場合には、Q i 入力信号は夫々 Q 信号及び D 信号によって制物されるトランジスタ 1 8 6 及び 1 8 7 によって通過され、又 Q i が 1 であるか又は Q i が V ss である場合には、 Q 入力信号(これは第 4 b 図の変換によって V ss と等価である)は Q i によって駆動されるゲートによって則即されるトランジスタ 1 8 8 及び 1 8 9 によってバスされる。

回路に促い V ss の値のみを有している。第191 図は第198 図に示した回路のレイアウトを模式 的に示している。

第21a 図は、左シフトホールド回路及びその回路の入山力変数を模式的に示したプロック線図である。入力変数 C , Q <sub>i-1</sub> , Q i は出力変数 D i を発生する。この回路に対する修正したカルノウ

プロットを第21c 図に示してあり、第21d 図に示した如く、 2個のトランジスタを使用した回路として構成される。 この2個のトランジスタからなる回路の模式的なレイアウトを第21e 図に示してある。

特別昭59-226(9)

他の半導体技術を使用して構成することも可能で ある。

第228 図に模式的に示した如く、ダイナミッ クDラッチの設計は、パストランジスタの高イン ピーダンス状態を使用する別の例である。Dラッ チの機能は1ピットの情報をストアすることであ る。第220関の真理値表に示した如く、負荷信 月LとDが高状態とされた場合にストアされてい る情報は入力されたデータの監察レベルへアップ デートされる。負荷信号しとDが低となると、そ のデータはバッファアンプ19(第224 図)の ゲート容量上の電面の形でストアされる。パス変 数を第22c 図に示したカルノウマップの適宜の 状態へ記入する。ここで、Xの記号は電荷がスト アされていることを表わしている。Xが存在しな い状態に於けるバス変数をループで取り異める。 従って、電荷がストアされている状態には変数は パスされない。その結果得られるパッファを有す るパス回路を第22d 図に模式的に示してある。 3 状態能力を有するパストランジスタに於いて

も、N個の変数を有するマップを各々が2個の変 数を有する M 複数個のマップへ変換することによ って祖合せ回路を簡略化することが可能である。 乃至第23c 図は本発明の1実施例に基づいて相 合せパス回路を導き出す例を示している。本発明 の別の実施別によれば、第238 図の3変数真理 値 表 を 各 々 が 2 脳 の 変 数 を 有 す る 2 鍋 の 真 理 値 表 (第24a 図)へ分解する。第23a 図の真理値 表を変数Aに関して第24a 図の2個の真理値表 へ分解する。第245 図のカルノウマップを操作 して第24c 図に示した如く関数メ及び関数Yを 形成する。第240 図の出力借号又とYとを与え る2個の回路を結合し、第244 図の回路を形成 する。第24d 図の回路に於いては、Aが低であ る場合にXを通過させることにより出力係号2が 得られ、又Aが底である場合にYを通過させるこ とにより出力信身とが排られる。第240図の回 路は、第23a図の真理値表に示した3変数関数 を回路の形で実現する糖合に8個のトランシスタ

(第23c 図) から6 個のトランジスタ (第24 d 図) へ減少させることが可能であることを示している。

以上、本発明の具体的構成について詳細に説明したが、本発明はこれら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。

#### 4. 図面の簡単な説明

て論理回路を形成する為に使用される2個の機能 的な等価物を夫々示した各説明図、第5図は公知 の構成を有するマグニチュードコンパレータ構造 を模式的に示したプロック線図、第6回は第5回 に示したマグニチュードコンパレータに対する真 要領表を示した説明図、第7図は第6図の真理値 表によって必要とされる論理関数を形成する為に め 要な パス 関 数 を ループ 化 した 状 顔 を 示 し た カ ル ノウマップを図示した説明図、第 8 a 図及び第 8 b 図は第6図の真理値表を実現する為に必要な論 理回路のパストランジスタ構成を示した説明図と 第8a 図に示したトランジスタのシリコンレイア ウト(第164 図及び第161 段に示した記典と 間一の記号を使用)を示した説明図、第9a 図乃 至第9c 図はANDゲートに対する真理値表。ル ープしたパス変数を有するカルノウマップ。その 結果得られる論理回路を夫々示した各説明図、第 10a 図乃至第10c 図はNANDゲートに対す る真理領表。ループしたパス開散を有するカルノ ウマップ、パストランジスタを使用して構成した

時間昭59-226 (10)

論理回路を夫々示した各説明図、第11a 図乃至 第11c 図はORゲートに対する真理値表。ルー プしたパス関数を有するカルノウマップ。パスト ランジスタを使用して構成した論理回路を夫々示 した各以明図、第12a 図乃至第12c 図はNO Rゲートに対する真理値表。ループしたパス関数 を有するカルノウマップ、パストランジスタを使 用して構成した論理回路を夫々示した各説明図、 第13a 図乃至第13c 図は緋他的ORゲートに 対する異理値表。ループしたパス関数を有するカ ルノウマップ、パストランジスタを使用して構成 した論理回路を夫々示した各説明図、第14a 図 乃至第14c 図は排他的NORゲートに対する真 理館表。ループしたパス関散を有するカルノウマ ップ、パストランジスタを使用して構成した論理 回路を夫々示した各説明図、第15a 図乃至第1 5 d 図は全加算器のキャリー発生器に対するプロ ック線図、真理値表、ループしたパス関数を有す るカルノウマップ、パストランジスタを使用して 構成した論理回路を夫々示した各説明図、第16

a 図乃至第16c 図は全加神路の加界回路に対す る真理値表。ループしたパス勝数を有するカルノ ウマップ、パストランジスタを使用して構成した 論理回路を夫々示した各説明閲、第160 図は全 加算器構造に対する第16c 陸に示した回路のレ イアウトを示した説明図、第16e 図は第16d 図の構造と完全な加算回路との関係を示した説明 図、第161 図は第161 図に示したMOSトラ ンジスタの構成を模式的に示した説明図、第17 a 図乃至第17g 図は真理館表。丸で聞ったパス 関 数を有するカルノウマップ。 パストランジスタ を使用して構成した論理回路。 第17c 図の回路 を半導体NチャンネルMOSトランジスタで構成 した場合の平面的構成を示した各説明図、第17 e 図及び第17~図は第17c 図の構成に於いて 使用したパス変数から制御変数への変換を説明す る為の各説明図、第17g 図及び卵17h 図は第 17c 図の回路に第17e 図及び第17f 図に示 した変換を行なった後の論理回路及びその論理回 路をNチャンネルMOS技術で構成した場合のレ


イアウトを夫々示した各説明図、第18a 図は2 進アップダヴンカウタを示したプロック線図、第 18b図乃至第186図は真理値表。ループした 入力パス関数を有する1対のカルノウマップ。そ のカルノウマップを実現した回路を夫々示した各 説明図、第19a 図は2進アップカウンタの模式 的プロック線図、第19b 図乃至第19f 図は第 19回回の2進アップカウンタに対する真理値表。 ループしたパス関散を有する1対のカルノウマッ プ、回路構成、NチャンネルMOSトランジスタ を使用して包路を実現したレイアウトを夫々示し た各説明図、第20a 図乃至第20g 図はJKっ リップフロップに対する真理協表。ループしたパ ス階数を有するカルノウマップ。回路構成。Nチ ャンネルMOSトランジスタを使用して回路を実 現したレイアウトを夫々示した各説明図、第21 a 図は左シフトホールド回路を示した模式的プロ ック 糠図、 第 2 1 b 図乃至第 2 1 e 図は左シフト ホールド回路に対する真理値表,丸で囲んだパス 関数を有するカルノウマップ、回路構成、Nチャ


ンネルMOSトランジスタを使用した回路構成を 夫々示した各説明図、第22a 図及び第22b 図 はダイナミックDラッチの模式的プロック線図及 び興理領表を夫々示した各説明図、第22c図及 び第22d 図は第22a 図のダイナミックDラッ チに対するカルノウマップ及びパストランジスタ を使用して形成した回路を夫々示した各説明図、 第23a 図乃至第23c 図は本発明に基づいて構 成した祖合せ回路の1構成例を示した各説明圀、 第24a 図乃至第24d 図は本発明の別の実施例 に摂づいて第23a 図乃至第23c 図の相合せ回 路を構成した場合の別の構成所を示した各説明図、 である。

特許出願人 アメリカン マイクロシステムズ。 インコーポレイテッド

1E 學

> ψ 控 Œ












FIG. 22a FIG. 22b FIG. 22c FIG. 22d












#### 特開昭59-226 (14)







### 手続補正裔

昭和58年 8月 8日

1. 事件の表示 昭和58年 特 許 顧 第 80255 号

2. 発明の名称 理国路の構成方法

若杉和夫

3. 補正をする者

特許庁長官

事件との関係 特許出願人

アメリカ合泉国, カリフォルニア 95051, サンタ クララ, ホームステッド ロード 3800

アメリカン マイクロシステムズ、インコーボレイテッド

4. 代 理 人

東京都港区虎ノ門5丁目3番20号 住所 仙石山アネックス 311号室 (電話438-0858) 小 横 田 原 特 許 事 務 所 (5779)弁理士 小 楮 ― 男

氏名 (外1名)

昭和58年 6月20日

5. 補正命令の日付 自 兒

6、補正により増加する発明の数

7. 補正の対象

囿

8. 補正の内容

別紙の通り



特許庁長官 若杉和夫 股

1. 事件の表示 昭和58年 特 許 願 第 80255 号

2. 発明の名称 論理回路及びその構成方法

3. 補正をする者

100 0101

事件との関係 特許出網人

アメリカ合衆国。 カリフォルニア 95051。 サンタ クララ、 ホームステッド ロード 3800 アメリカン マイクロシステムズ、インコーポレイテッド 住所

4. 代 理 人

東京都港区虎ノ門5丁目3番20号 仙石山アネックス 311号室 (電話438-0858)

小 禮 国 際 特 許 事 務 所 (5779)弁理士 小 櫓 一 男 四小門 氏名 (外1名):

5. 補正命令の日付

6、補正により増加する発明の数

7. 補正の対象

明和自由。

8. 矯正の内容

別紙の通り



#### 雑正の内容

- 1. 本類の「特許請求の範囲」の間の記載を以下 の如く全文補正する。
- 1. 基本要素としてパストランジスタを有 する論理回路であって各パストランジスタが入 カリードと出力リードと前記入力リードから前 記出カリードへの信号の通過を制御する制御リ ードとを具備した論理回路に於いて、前記論理 回路が出力リードを有すると共に少なくとも 2 腸のパストランジスタを有しており、前記少な くとも2個のパストランジスタはその創物リー ドへ印加される選択された制御信号に応答して 前記出力ノードへ第1入力関数及び第2入力関 数を通過させるべく接続されており、従って前 記出力ノードに前記第1又は第2入力関数に関 係した選択された出力関数が発生され、前記第 1入力関数及び第2入力関数の一方が基準選圧 苦しくは供給電圧の何れかを有することを特徴 とする回路。

ドに接続されていることを特徴とする回路。

- 5. 上記第4項に於いて、前記第2入力関数が前記第1入力関数の反転したものであり、前記第2科難関数が前記第1制御関数の反転したものであることを特徴とする回路。
- 6. 上記第5項に於いて、前記出力関数 Z が Z = A・B+A・Bで定義されており、前記第1入力関数がBであり、前記第2入力関数がBであり、前記第2人力関数がBであり、前記第1刺御関数がAであり、前記第2制御関数がAであることを特徴とする回路。
- 7. 上記第4項に於いて、前記第1入力関数が基準電圧 V ss であり、前記第2入力関数がB であり、前記第2入力関数がB であり、前記第1制御関数がA であり、前記第2制即関数がA であり、従ってA N D 関数を表わすことを特徴とする回路。
- 8. 上記第4項に於いて、前記第1入力関数が供給電圧 V m であり、前記第2入力関数が高であり、前記第2入力関数が高であり、前記第1割卸関数がAであり、前記第2割卸関数がAであり、従ってNAND関数を表わすことを特徴とする回路。

- 2. 上記第1項に於いて、前記第1入力限 数及び前記第2入力関数が1組の入力変数の全部より少ない数の変数を有しており、且つ前記 制御関数が前記1組の入力変数の残節の1つ以 上を有することを特徴とする回路。
- 4. 上記第3項に於いて、前記第1パストランジスタの前記出カリードと前記第2パストランジスタの前記出カリードとが前記出カノー
- 9. 上記第4項に於いて、前記第1入力額数がBであり、前記第2入力與数が供給電圧 Vw であり、前記第1制御関数がAであり、前記第2制御関数がAであり、従ってOR関数を表わすことを特徴とする回路。
- 10. 上記第4項に於いて、前記第1入力関数がBであり、前記第2入力関数が基準署圧Vsであり、前記第1制御関数がAであり、前記第2制御関数がAであり、従ってNOR関数を表わすことを特徴とする回路。

特開昭59-226 (16)

と第2入力関数とを通過させるべく接続されており、前記出力ノード上に少なくとも前記第1 入力関数又は第2入力関数に関係した選択され た出力関数を発生させることを特徴とする回路。

O.

12. 所定の論理関数を表わす論理回路であ って前記回路がその基本要素として入力リード と出力リードと制御開数によって制御される制 卸リードとを具備したパストランジスタを使用 している論理回路の構成方法に於いて、所望の 論理関数の真理値表であって入力変数の各状態 に対して1個又は複数個の出力変数の状態を表 わす真理値表を確立し、パストランジスタの出 カリードへ通過された場合に1個又はそれ以上 の所望の出力変数を発生する入力変数を各入力 状態に対して前記真理館裏に加入し、尚前記入 力変数はその入力状態に対するパス関数を有し ており、修正したカルノウマップ内に入力変数 の各状態に対するパス関数を加入し、尚前記住 正したカルノウマップの各状態は所望の出力変 数を発生する特定の入力変数を有しており又前

13. 上記第12項に於いて、約記刻が開設を課別する工程に於いて、パス関数と同一の割物関数を有するパストランジスタは制御関係によって導通状態とされた場合に高いが即開発を通過させ、且つパスタは制御関係によって過過を対してのの関係を通過である。とされた場合に関してパス関数を制御を対るという同等性を使用してパス関数を制御を対るには独立的なものとすることを特徴とする方法。

14. 上記第13項に放いて、更に前記パストランジスタ回路を描写する工程を有すること

を特徴とする方法。

15. 与えられた論理関数を表わす論理回路 であって該回路がその基本要素としてパストラ ンジスタを使用しており該パストランジスタは 入力リードと出力リードと制御関数によって創 節される制御リードとを有する論理回路を構成 する方法に於いて、所望の論理関数の真理館表 であって入力変数の各状態に対し1個又はそれ 以上の出力変数の状態を表わす真理値表を確立 し、前記真理値表内に各入力状態に対してパス トランジスタの出力リードへ通過された場合に その真理値表に対する所望の1個又はそれ以上 の出力変数を発生する入力変数を加入し、尚前 記入力変数はその状態に対するパス関数を有し ており、各状態が少なくとも1個のパス変数を 有する様に入力変数の各状態に対して各パス関 数内の同一のパス変数を識別し、前記パストラ ンジスタの前記ゲートを制御する為に前記入力 変数の中から前以って識別した四一のパス変数 とは独立的な時期関数を設別する、上記各工程

を有することを特徴とする方法。

16. 上記第15項に於いて、前記制御網報を審験別する工程に於いて、バス関と同一の制御網報を有するパストランジスタは前記制御網報数によって導通状態とされた場合に新知の高に制御数にを通過させるというのは、前記制御変数とは独立的なものとすることを特徴とする方法。

17. 上記第16項に於いて、更にパストランジスタ回路を描写する工程を有することを特徴とする方法。

18. 与えられた論理関数を表わす論理回路であって該論理回路がその基本要素としてストランジスタを使用しており前記パストランジスタが入力リードと出力リードと制御関をよって制御される制御リードとを有する論理回路を形成する方法に於いて、所望の論理関数の第

35周昭59-226 (17)

1真理館表であって入力変数の各状態に対して 1個又は複数個の第1出力変数の状態を表わす 真理館表を確立し、パストランジスタの出力リ ードへ通過された場合に1個又はそれ以上の所 望の出力変数を発生する入力変数を各入力状態 に対して前記第1寅瓊独表に記入し、尚前記入 力変数はその入力状態に対するパス関数を有し ており、各々が前記第1真理値表よりも変数の 数が減少されており各々が複数個の第2出力変 数の1個又はそれ以上を表わす複数個の第2頁 理師表を確立し、前記各第2真理値表に対して 関連する修正したカルノウマップ内に入力変数 の各状態に対するパス関数を記入し、尚前記修 正したカルノウマップの各状態は所望の出力変 数を発生する特定の入力変数を有しており又前 記特定の入力変数は入力変数のその状態に対す るパス関数として呼称され、各状態が少なくと も1個のパス変数を有するように入力変数の名 状態に対する各パス関数内に於いて同一のパス 変数を見付け出し、前記パストランジスタの前

記ゲートを朝御する為に前記入力変数の中から 前もって見付け出した同一のパス変数とは独立 の制御関数を見付け出すことを特徴とする方法。

19. 上記第18項に於いて、制御関数を見付け出す工程に於いて、例と問題と問題と問題と問題と問題とは、パスタは制御関ーの数とは、パスタは制御関係を受けるのでは、且つどスタは制御関数によ過過を受けるのでは、日からに低してパス関数を制御を登録された。ののでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、一本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本のでは、日本の

20. 上記第19項に於いて、更に複数個のパストランジスタ回路を描き、且つ前記複数個のパストランジスタ回路を結合して単一のパストランジスタ回路とする各工程を有することを特徴とする方法。

21. 与えられた論理関数を扱わす論理回路 であって該回路がその基本要素としてパストラ ンジスタを使用しており該パストランジスタは

入力リードと出力リードと制御関数によって制 御される制御リードと有する論理回路を形成す る方法に於いて、所望の論理関数の第1 真理値 表であって入力変数の各状態に対し1個又はそ れ以上の出力変数の状態を表わす異理値表を確 立し、各々が前記第1真理値表より変数の数が 減少されており各々が複数個の第2出力変数の 1個又はそれ以上を表わす複数個の第2真理値 表を確立し、前記各第2真理値表内に各入力状 態に対してパストランジスタの出カリードへ通 過された場合にその真理値表に対する所望の1 盟又はそれ以上の出力変数を発生する入力変数 を記入し、尚前記入力変数はその状態に対する パス関数を有しており、各状態が少なくとも1 個のパス変数を有する様に入力変数の名状態に 対して各パス関数内の同一のパス変数を見付け 出し、前記パストランジスタの前記ゲートを制 脚する為に前記入力変数の中から前以って見付 け出した間一のバス変数とは独立的な制御閲覧 を見付け出すことを特徴とする方法。

23. 上記第22項に於いて、更にパストランジスタ回路を描く工程を有する事を特徴とする方法。」

- 2. 本願の「発明の名称」を「論理回路及びその 構成方法」と補正する。
- 3. 本順明相謝第16頁中第6行の「第5図は、」から第11行の「…を示している。」までの記載を削除し、次の記載を加入する。

「第5図は、 $A_i$  >  $B_i$  であって且つ $D_{i+1}$  = 0 である場合か又は $C_{i+1}$  = 1 である場合には $C_i$  が高でA > B であることを表わしており、 $Q_{i+1}$  = 1 である場合か又は $A_i$  <  $B_i$  であって且つ $C_{i+1}$  = 0 である場合には $D_i$  が高でA < B であることを表わす比較構成を示している。

4. 本順の銀付図面中、第6図を銀付の如く補正する。

(以上)

FIG. 6

